11月23日，第二十二届中国国际半导体博览会（IC China 2025）在北京国家会议中心开幕，在同期举办的第七届全球IC企业家大会上，芯动科技（北京）有限公司首席技术官罗彤指出，AI芯片的发展与算力、存储、连接三大要素深度绑定，而“连接性”将成为未来行业突破的关键词。

供需错配导致算力、存储、接口瓶颈

“在思考未来趋势的时候，我们要树立一个基本框架，要清晰需求在哪里，以及我们当前能做的极限在哪里。”罗彤表示，“现在需求在于AI，瓶颈在于硬件。”

在需求侧，一个普遍的共识是，AI对于数据、信息乃至知识的需求量十分庞大，进而对算力的依赖是没有上限的。罗彤以机器人产生的数据量举例：“假设存在一个人形机器人，其行动由40个360度全方位转动的关节来控制，理想状态下其自由度的可能性数值大约为360的40次方——而这个数值已经超过当前估算的可观测宇宙所有的基本粒子总数（远远小于10的80次方数量级）了。”

在供给侧，摩尔定律发展接近极限的情况下，算力指数增长的来源，主要是芯片集成度，而这方面的提升也是极其有限的。罗彤表示，提高芯片系统算力有Scale-up（纵向拓展）和Scale-out（横向拓展）两种路径。Scale-up旨在通过提升计算单元的密度来提高单一节点的计算能力；Scale-out希望通过增加更多节点来提升整个系统的处理能力。但Scale-up的高密度集成受散热、制程极限限制，Scale-out多节点协同需异构芯片互通，最终都要依赖芯片间的高效连接——这也让接口成为供给侧突破的核心短板，其增长滞后将制约算力释放。

AI的需求是无底线的，而硬件的性能存在上限，因此瓶颈问题本质上是当下供需两侧错配。数据显示，以两年为周期，算力指数增长达3倍，内存为1.6倍，接口仅有1.4倍。“算力和内存的瓶颈是显而易见的，而横向对比的话，最大的瓶颈反而在接口。原因在于，算力提升和内存提升都是在单个物质内部进行的本地化加法工作，我们运算、存取一个数据都是发生在一个电容器内部。但是接口的特点在于，其发生在两个实体之间，因此其难度本质上就比较高。”罗彤解释道。

通用算力和通用接口将成趋势

在算力结构层面，自2019年起，提供算力的主要处理器开始从CPU向GPU转移，到现在也诞生了ASIC以及谷歌TPU等多种专注于人工智能计算的方案。面向未来，适配性更强、灵活性更高的通用算力单元将成为供给主流。“因为通用算力更加适合Scale-out。如果把每个处理器视作一个具有高作战素质的士兵，Scale-out就是将士兵组建连接成为军队的过程，其目标指向处理人工智能应用庞大的计算任务。”罗彤说，“CPU与GPU需要连接，否则作为加速芯片的大量GPU根本不知道需要去做什么，处理好的中间数据和存储器之间的连接也要高效，否则算力系统的能力也发挥不出来。”

在计算过程中，信息量越大，需要的一致性和整体性就越高，在面向不论是同质芯片，还是CPU、GPU、DRAM乃至光芯片等芯片之间互联时，就需要通用接口来保证不同处理器之间能够进行流畅且高效的连接。据悉，芯动科技自2006年创立以来，锚定市场需求深耕接口IP领域，可为产业链合作伙伴提供更加通用和适配的Scale-out连接方案。“从感知到计算、到存储、到信息传递以及最后执行，每个环节都需要有连接，否则效率就会大打折扣。此外，连接不仅是硬件概念，也是软件概念和产业概念——软件连接意味着AI的不同应用需求的数据互通和一致；产业概念层面的连接能力则表现在如何调动产业链上多家技术提供方进行协同合作，进而实现如3D封装等技术诉求。事实上，封装行业不是包装业，而是连接。核心不是把几块芯片封起来，而是实现芯片之间高效、可靠和稳定的连接。”他强调，想要在未来AI芯片的竞争中占领高地，要重视“连接能力”，一是要突破整体内存和互连带宽限制，二是提供系统场景优化的IP，三是通过定制化设计服务，大幅度提升软硬设计的效能。围绕这些方面，芯动科技愿以１８年行业深耕的技术积累与产业链各方通力合作，共同提高系统算力，满足人工智能行业不断增长的需求。